



PATENT ABSTRACTS OF JAPAN

(11) Publication number:

01218247 A

(43) Date of publication of application: 31.08.89

(51) Int. CI

H04L 25/02 H04B 9/00 // H04L 25/49

(21) Application number:

63043377

(71) Applicant:

NEC CORP

(22) Date of filing: 26.02.88

(72) Inventor:

KAMATA KICHIYOSHI


(54) DIGITAL TRANSMISSION SYSTEM

(57) Abstract:

PURPOSE: To satisfy an nBmB code rule with a simple constitution by sending the repeating of a block constituted by an arbitrary (m) number of bits as an AIS signal when at input signal to a repeater is turned off.

CONSTITUTION: An input data signal 1 and an input clock signal are inputted to a transmitting part 10 and converted to five parallel signals 3 by a serial parallel converting circuit 11. The parallel signals 3 are converted to six parallel signals 4 from a 5B6B converting circuit 12, converted to a serial signal 5 by a parallel serial converting circuit 13 and sent to a transmission line 30. When the input is turned off, a control signal 9 is sent to the 5B6B converting circuit 12 and an AIS signal is sent to the transmission line 30. At this time, for example, the repeating signal of the block of 101001 is outputted as the AIS signal. Consequently, the noncoincidence becomes 0 and an external oscillator for the noncoincidence detection at a 5B side is image unnecessary.

COPYRIGHT: (C)1989,JPO&Japio



⑩日本国特許庁(JP)

@ 公 開 特 許 公 報 (A) 平1-218247

@Int. Cl. 4	識別記号	庁内整理番号	@公開	平成1年(1989)8月31日	
H 04 L 25/02 H 04 B 9/00 H 04 L 25/02 // H 04 L 25/49	3 0 1	H -7345-5K K -8523-5K	•	·	
	3 0 1	E —7345—5K	未請求	請求項の数 1 (全4頁)	

6発明の名称 デイジタル伝送方式

②特 願 昭63-43377 ②出 願 昭63(1988) 2月26日

東京都港区芝5丁目33番1号 日本電気株式会社内東京都港区芝5丁目33番1号

の代理人 弁理士 井出 直孝

明 和 書

1. 発明の名称 アィジタル伝送方式

2. 特許請求の範囲

1. 入力データ信号を複数 n 額の並列信号に変換出力する直並列変換回路(11)と、前記 n 個の並列信号を複数 m 個の並列信号を複数 m 個の並列信号に変換出力するn Ban B 変換回路(12)と、前記入力データ信号断を検出し制御信号を前記n Ban B 医 変換回路(15)とを含み、前記n B m B 変換回路に対して出力する入力前記制御目号が入力されたとき所定の固定パターン信号送出手段を含む中継器を備えたディジタル伝送方式において、

前記固定パターン信号送出手及は、任意のm個のピットで構成された同一符号のブロックの繰り返しを前記固定パターン信号として送出する手段である

ことを特徴とするディジタル伝送方式。

3. 『発明の詳細な説明

(産業上の利用分野)

本発明はディジタル伝送分野に利用される。 本発明はディジタル伝送方式に関し、特に、nBmB 符号を伝送路信号に用い、入力信号断のとき所定 の固定パターン信号(以下、AIS信号という。) を送出する中継器を備えた光ディジタル伝送方式 に関する。

〔概要〕.

本発明は、nBaB符号を伝送路信号として用いる ディジタル伝送方式において、

中雄器への入力信号が断となったとき、任意の m個のピットで構成されたブロックの繰り返しを Als信号として送出することにより、

簡単な構成でnBa8符号則を満足できるようにしたものである。

〔従来の技術〕

従来、光ディジタル伝送方式において、このA 1 S 信号は、低次群信号入力が断となったときに、 伝送路への送信信号として「1」を送出していた。 第2図は従来の光ディジタル伝送方式の一例の 要部を示すブロック構成図で、一つの中継器の送 信部とその中継器に伝送路を介して接続された他 中機器の受信部とを示す。

, (),

送信部10に入力データ信号1と入力クロック信号2が入力され、官並列変換回路11により5個の並列信号3に変換される。この並列信号3は5868変換回路12により6個の並列信号4に変換され、さらに並直列変換回路13により直列信号5に変換され伝送路30に送出される。一方、入力クロック信号2は速度変換回路14により1.2倍に速度が変換される。

伝送路30を通って受信部20へ送られてきた直列信号5は、直並列変換回路21により6個の並列信号6に変換され、さらに6858変換回路22で5個の並列信号7に変換され、並直列変換回路23により直列信号8となる。また速度変換は速度変換回路24により0.83倍に速度変換される。

入力データ信号1と入力クロック信号2の入力 駅が入力断検出回路15により検出されると、入力

変換回路と、前記入力データ信号斯を検出し制御信号を前記nBmB回路に対して出力する入力斯検出回路とを含み、前記nBmB変換四路は前記制御信号が入力されたとき所定の固定パターン信号を含む中職器を付する固定パターン信号送出手段は、任意の加個のピットで構成された同一符号のブロックの繰り返しを前記定パターン信号として送出する手段であることを特徴とする。

[作用]

固定パターン信号送出手段は、AIS信号として、任意のM個のピットで構成されたブロックの繰り返し、例えば586B符号則の場合、「101001」の繰り返し信号をAIS信号として送出する。

使って、不一致は (0 となり、a B (8) (例えば5 B (9)) での不一致検出が不要となり、従来のように外部 発援器を必要とせず、回路規模が小さくなるとと もに、入力クロック信号が断となってもa B a B (9) 断検出回路15は制御信号 9 を5868変換回路12に対して出力する。5868変換回路12は制御信号 9 により、AIS信号として、オール「1」すなわち、「110101」と「001010」とが交互になるように送出する。

(発明が解決しようとする問題点)

しかし、入力クロック信号2が嵌のときは、入力データ信号1の不一致(disparity) 検出ができないので、5868符号則を満足させることができない。そこで、5868符号則を満足させるために、外部に発援器16をもたせて不一致検出を行う必要があり、回路規模および消費電力が増大する欠点があった。

本発明の目的は、前記の欠点を除去することにより、簡単な構成で588B符号則を満足できるディジタル伝送方式を提供することにある。

[問題点を解決するための手段]

本発明は、入力データ信号を複数 π 個の並列信号に変換出力する直並列変換回路と、前記 n 個の並列信号を複数 m 個の並列信号に変換出力するn8n8

えば5868) 符号則を満足させることが可能となる。 【実施例】

以下、本発明の実施例について図面を参照して 説明する。

第1図は本発明の一実施例の要部を示すブロック構成図で、一つの中継器の送信部とその中継器 に伝送路を介して接続された他中継器の受信部と を示す。

本実施例は、入力データ信号1を5個の並列信号3に変換出力する直並列変換回路11と、5個の並列信号3を6個並列信号4に変換出力する5868変換回路12と、入力データ信号断を検出し制御信号9を5868変換回路12に対して出力する入力断検出回路15とを含み、5868変換回路12は制御信号9が入力されたとき所定のAIS信号を送出する図外の固定パターン信号送出手段を含む中機器を備えたディジタル伝送方式において、

前配固定パターン信号送出手段として、任意の 6個のピットで構成された同一符号のブロックの 繰り返しを前記AIS信号として送出する図外の 手段を有している。

なお、第1図において、13は6個の並列信号を 直列信号5に変換して伝送路30へ送出する並直列 変換器、14は入力クロック信号2の速度を1.2倍 に変換する速度変換回路であり、直並列変換回路 11、5868変換回路12、並直列変換回路13、速度変 換回路14および入力断検出回路15は一つの中機器 の送信部10に含まれる。

また、20 は他中報器の受信部であり、伝送路30から入力される直列信号 5 を 6 個の並列信号 6 に変換する並直列変換回路21と、並列信号 6 を 5 個の並列信号 7 に変換する685B変換回路22と、並列信号 7 を直列信号 8 に変換出力する並直列変換回路23と、回様速度を0.83倍に変換する速度変換回路24とを含んでいる。

本発明の特徴は、第1図において、第2図に示した従来例における発展器16を取外し、5868変換回路12内に、A1S信号として、任意の面個のビットで構成されたブロックの繰り返し信号を送出する図外の固定パターン信号送出手段を設けたこ

とにある。

次に、本実施例の動作について説明する。

そして、前記AIS信号としては、例えば、「ハ 101001」のブロックの繰り返し信号が出力 される。

使って、不一致が 0 となり、5B 例での不一致検 出は不要となるとともに、5B6B 符号則が満足され

5.

AIS信号としては上記例の他任意のmピット の固定パターンを用い、これがあらかじめ定めら れていればどのようなパターンであってもよい。

なお、以上の説明においては、nBaB符号則として5868符号則を用いたけれども、本発明は一般にnBaB符号則に対して適用される。

・〔発明の効果〕


以上説明したように、本発明は、不一致検出が不要となり、回路規模も小さくですみ、かつ入力 クロック信号が断とってもnBmB符号則を横足しう る効果がある。

4. 図面の簡単な説明


第1図は本発明の一実施例の要部を示すプロック構成図。

第2図は従来例の要部を示すブロック構成図。 1 …入力データ信号、2 …入力クロック信号、 3、4、6、7 …並列信号、5、8 … 直列信号、 9 …制御信号、10 …送信部、11、21 … 直並列変換 回路、12…5868変換回路、13、23…並直列変換回路、14、24…速度変換回路、15…入力斯檢出回路、16…発援器、20…受信部、22…6858変換回路、30…伝送路。

特許出願人 日本電気株式会社 代理人 弁理士 井 出 直 孝



実施例の構成 第 1 図



従来例の構成